FemtoRV32 설계: 0부터 I, II, III, IV ... RISC-V까지

2020년 3월 첫 번째 봉쇄 때, 저는 Verilog와 프로세서 설계를 배워 보겠다는 생각으로 집에 갇히기 직전에 IceStick을 하나 구했습니다. 그렇게 해서 아주 단순한 설계인 FemtoRV32를 만들었습니다. 파이프라인도 없을 만큼 너무 기초적이지만, 일반적인 원리를 빠르게 이해하고 싶은 분께는 도움이 될 수 있습니다. 이 문서는 제가 정리해 둔 노트를 바탕으로 작성했으며, 제가 여러 개념을 이해한 순서와 그 개념들이 서로 어떻게 맞물리는지를 그대로 따릅니다.

• 에피소드 I
• 에피소드 II
• 에피소드 III
• 에피소드 IV
• 에피소드 V
• 에피소드 VI
• 에피소드 VII
• 에피소드 VIII
• 에피소드 IX
• 에피소드 X