DSP

작업 중

소개

Xilinx에서는 yosys가 아직 DSP로 넓은 곱셈기를 생성하는 기능을 지원하지 않으므로, 그 방법을 알아봅시다. DSP가 어떻게 동작하는지 살펴볼 좋은 기회이기도 합니다. xc7에서 사용할 수 있는 DSP에 관한 Xilinx 문서 2는 상당히 난해해서 트위터에 질문했더니, Jan Gray가 여기에서 몇 가지 자료를 알려 주었습니다. 특히 Xilinx의 이전 세대 DSP 사용자 가이드 1의 33쪽에 몇 가지 설명이 있습니다.

원리

무언가를 이해하는 좋은 방법은 그것을 다시 발명해 보는 것입니다. 그러니 n이 임의의 비트 폭일 때, 조립하여 nxn 곱셈기를 만들 수 있는 빌딩 블록을 발명하고 싶다고 상상해 봅시다. 곱셈을 어떻게 계산하는지 살펴봅시다:

참고 자료

• 트위터 스레드 (Jan Gray)
• 트위터 검색 (Jan Gray)
• [1] Xilinx Virtex-4 사용자 가이드 (오래되었지만 캐스케이딩 / 넓은 곱셈기를 조립하는 방법에 관한 정보가 일부 있습니다)
• [2] Xilinx 48E1 DSP 사용자 가이드
• [2] Xilinx 48E2 DSP 사용자 가이드
• [3] 연산 효율적인 신경망 가속 (슬라이드)
• [4] FloPoCo
• [5] FPGA를 위한 직사각형 곱셈기를 사용한 Karatsuba
• /usr/local/share/yosys/xilinx/xc7_dsp_map.v